Синтез спеціалізованого пристрою

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Не вказано

Інформація про роботу

Рік:
2004
Тип роботи:
Розрахункова робота
Предмет:
Мови опису апаратних засобів
Група:
КІ

Частина тексту файла

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА” Розрахункова робота з предмету: “Мови опису апаратних засобів” тема: Синтез спеціалізованого пристрою Анотація В даній розрахунковій роботі проводиться проектування завершеного пристрою на базі ПЛІС фірми Xilinx, за допомогою пакету WebPack ISE. Опис вхідного пристрою подається у вигляді VHDL-моделі. До нього також додається спеціальний тестовий опис(testbench) для симуляції пристрою. Пояснювальна документація детально викладає порядок проведення процесу розробки, його основні етапи та результати отримані на кожному з них. Також приводяться базові відомості про пакет WebPack ISE та методика роботи з ним. Перевірка на коректність функціонування як VHDL-моделі так і отриманого засобами САПР синтезованого пристрою здійснюється програмою ModelSimXE Starter, яка супроводжує пакет WebPack ISE. Даний програмний продукт дає можливість проілюструвати часові діаграми роботи пристрою. На завершальному етапі проектування підбирається постійний запам’ятовуючий пристрій (PROM) для конфігурування мікросхеми на виконання закладених в неї функцій. В підсумку розробляється електрична принципова схема завершеного пристрою на базі ПЛІС фірми Xilinx. Зміст Теоретична частина Створення VHDL-моделі спеціалізованого пристрою 1.Опис функціонування розробленого проекту з відповідними VHDL- описами 2.Вміст файлів згенерованого тестового стенду 3.Часові діаграми симуляції та верифікації проекту за допомогою тестового стенду Синтез VHDL- моделі спеціалізованого пристрою 1. Вихідні дані до реалізації проекту в ПЛІС 2. Поетапний опис процесу реалізації проекту в ПЛІС із зазначенням основних результатів кожного етапу. 3. Скоректований VHDL – опис СП, отриманий в результаті реалізації проекту в ПЛІС. 4. Скоректований VHDL- опис тестового стенду для СП із зазначенням вхідних даних та очікування результату симуляції 5.Часові діаграми функціональної симуляції проекту 6.Часові діаграми часової симуляції проекту 7. Обгрунтування вибору конфігураційної плати 8. Опис електричної принципової схеми СП Висновки Список літератури Додаток 1. Електрична принципова схема СП. Додаток 2. Перелік елементів СП. Теоретична частина Створення VHDL-моделі спеціалізованого пристрою VHDL-код описує поведінку проектованої цифрової системи і являє собою звичайний текстовий файл. Виконання VHDL-опису проводиться за допомогою спеціальної програми - системи моделювання. Система моделювання включає засоби, призначені для: організації проекту - визначення директорії проекту, розташування в ній необхідних файлів з вихідними VHDL-кодами, необхідними пакетами та бібліотеками VHDL-описів; компіляції - перетворення VHDL-кодів у внутрішнє представлення, яке і виконується (моделюється); зборки (лінкування); моделювання - виконання VHDL-кодів, представлених у внутрішній формі; візуалізації вихідних описів та результатів моделювання в різних формах - текстовій або графічній (часові діаграми). Для моделювання цифрової системи необхідно створення спеціального тестового опису (теста) - оболонки, основне призначення якої: організувати подавання вхідних сигналів, отримати реакцію тестованої системи, порівняти, якщо потрібно, реакцію схеми з очікуваною. Тестовий стенд - це середовище, в якому проект перевіряється за допомогою сигналів-стимуляторів з відображенням його реакцій. Тестовий стенд складається з наступних елементів: сокет для тестованого пристрою (UUT - unit under test), генератор стимуляторів (підсистема, що застосовує стимулятори до UUT, генеруючи їх автономно, або читаючи із зовнішнього джерела), засоби відображення реакцій UUT на стимулятори. Ідея тестових стендів адаптована до проектів у формі VHDL-специфікації. При цьому тестовий стенд не є самостійною системою, а тільки VHDL-специфікацією, що симулюється VHDL-симулятором. Він складається з реалізації тестованого пристрою (UUT) і процесів, що підтримують стимулятори, які застосовуються до UUT. При цьому створюється гібридна...
Антиботан аватар за замовчуванням

01.01.1970 03:01

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, увійдіть або зареєструйтесь.

Завантаження файлу

Якщо Ви маєте на своєму комп'ютері файли, пов'язані з навчанням( розрахункові, лабораторні, практичні, контрольні роботи та інше...), і Вам не шкода ними поділитись - то скористайтесь формою для завантаження файлу, попередньо заархівувавши все в архів .rar або .zip розміром до 100мб, і до нього невдовзі отримають доступ студенти всієї України! Ви отримаєте грошову винагороду в кінці місяця, якщо станете одним з трьох переможців!
Стань активним учасником руху antibotan!
Поділись актуальною інформацією,
і отримай привілеї у користуванні архівом! Детальніше

Оголошення від адміністратора

Антиботан аватар за замовчуванням

пропонує роботу

Admin

26.02.2019 12:38

Привіт усім учасникам нашого порталу! Хороші новини - з‘явилась можливість кожному заробити на своїх знаннях та вміннях. Тепер Ви можете продавати свої роботи на сайті заробляючи кошти, рейтинг і довіру користувачів. Потрібно завантажити роботу, вказати ціну і додати один інформативний скріншот з деякими частинами виконаних завдань. Навіть одна якісна і всім необхідна робота може продатися сотні разів. «Головою заробляти» продуктивніше ніж руками! :-)

Новини